ACADSTAFF UGM

CREATION
Title : Implementasi Aritmatika Modular pada Field Programmable Gate Array (FPGA) Menggunakan Algoritma ALDMAS
Author :

Dr. Agfianto Eko Putra, M.Si. (1) Prof. Dr. Ir. Jazi Eko Istiyanto, M.Sc. (2) WELLA AYUNI ZAKIRMAN (3)
Date : 0 2021
Keyword : fpga,aldmas,perkalian modular fpga,aldmas,perkalian modular
Abstract : Operasi perkalian modular merupakan operasi yang sangat penting dalam aritmatika modular karena operasi ini adalah operasi inti pada berbagai fungsi kriptografik. Operasi perkalian modular dapat dilakukan menggunakan sebuah algoritma yang dimodifikasi dari algoritma perkalian Montgomery, yaitu algoritma Add-based Length-scalable Dual-field Modular Multiplication-Addition-Subtraction (ALDMAS). Penelitian ini mengimplementasikan algoritma ALDMAS pada FPGA yang terdiri dari modul antarmuka, data-path dan kontroler. Pengujian pada penelitian ini meliputi simulasi dan implementasi sistem secara keseluruhan serta analisis hasil sintesis dari modul pengali modular dengan sembilan macam lebar data. Implementasi dirancang menggunakan VHDL pada perangkat keras FPGA Xilinx Artix-7 seri XC7A100T-CSG324. Top level design dengan lebar data 8-bit mampu bekerja pada frekuensi maksimum sebesar 67,169 MHz serta membutuhkan 0,33% LUT (210 dari 63.400), 0,11? (145 dari 126.800), dan 6,67% blok IO (14 dari 210). Pengujian dan implementasi modul pengali modular dengan sembilan macam lebar data menunjukkan penggunaan sumber daya perangkat keras berupa LUT, FF, I/O dan DSP semakin besar seiring dengan besarnya lebar data dan titik kritis penggunaan sumber daya terjadi pada saat lebar data 512-bit. Selain itu, analisis pewaktuan pada setiap lebar data menunjukkan bahwa lebar data ≥ 64-bit memiliki nilai Worst Negative Slack (WNS) dan Worst Hold Slack (WHS) yang signifikan dan tetap, masingmasing sebesar 0,92 nd dan 5 nd.
Group of Knowledge : Sistem Informasi Geografi (SIG)
Original Language : Bahasa Indonesia
Level : Nasional
Status :
Draft
Document
No Title Document Type Action